同步整流高性能电源转换器设计
在同步降压转换器中，经过用两个低端的MOSFET来交换肖特基二极管能够进步效率。这两个MOSFET必需以互补的形式驱动，在它们的导通间隙之间有一个很小的死区时间（dead time），以防止同时导通。同步FET工作在第三象限，由于电流从源极流到漏极。与之对应的非同步转换器相比，同步降压转换器总是工作在连续导通，即便在空载的状况下也是。
在死区时间内，电感电流流过低端FET的体二极管（body diode）。这个体二极管通常具有十分慢的反向恢复特性，会降低转换器的效率。能够与低端FET并行放置一个肖特基二极管以对体二极管完成旁路，防止它影响到转换器的性能。增加的肖特基二极管能够比非同步降压转换器中的二极管低很多的额定电流，由于它只在两个FET都关断时的较短的死区时间（通常低于开关周期的百分之几）内导通。
同步整流的益处
在高性能、高功率的转换器中运用SR的益处是能够取得更高的效率、更低的功耗、更佳的热性能，以及当同步FET并行衔接时固有的理想电流共享特性，而且虽然采用自动组装工艺（更高的牢靠性）但还是可进步制造良率。如上面提到的那样，若干个MOSFET能够并行衔接来应对更高的输出电流。
由于在这种状况下有效的RDS(ON)与并行衔接的器件数量成反比，因而降低了导通损耗。同样，RDS(ON)具有正的温度系数，因而FET将等量分享电流，有助于优化在SR器件之间的热散布，这将进步器件和PCB散热的才能，直接改善设计的热性能。SR带来的其他潜在的益处包括更小的外形尺寸、开放的框架构造、更高的环境工作温度，以及更高的功率密度。
在低电压应用中，设计工程师通常增加开关频率以减小输出电感和电容的尺寸，以此使转换器尺寸最小化，并降低输出纹波电压。假如并联多个FET，这样的频率增加也会增加栅极驱动和开关损耗，因而必需依据详细的应用停止设计折中。例如，在高输入电压、低输出电压的同步降压转换器上，由于工作条件是高端FET比低端FET具有更低的RMS电流，因而高端FET应该选择具有低QG和高RDS(ON)的器件。关于这个器件来说，降低开关损耗比导通损耗更重要。相反，低端FET承载更大的RMS电流，因而RDS(ON)应该尽可能低。
在同步转换器当选择具有更强驱动才能的控制器，经过使FET开关所用的时间最短，将能减少开关损耗。但是，更快的上升和降落时间可产生高频噪声，这种噪声能够招致系统噪声和EMI问题。
